SystemVerilog ile FPGA üzerinde VGA sürücüsü geliştirildi
Öne çıkanlar
- DE10-lite FPGA kartındaki 50 MHz saat sinyali mantıksal bir bölücüyle 25 MHz seviyesine düşürüldü.
- Standart 640x480 görüntü için yatayda 800, dikeyde 525 adımlık senkronizasyon sayaçları kuruldu.
- Görsel verilerini ROM belleğe aktarmak için kullanılan dönüştürücü araç Go diliyle yeniden yazıldı.
- Görseldeki saydam alanları işlemek için donanım tabanlı alfa harmanlama mantığı uygulandı.
Bir mühendislik öğrencisi, Sayısal Mantık Tasarımı dersi kapsamında DE10-lite FPGA geliştirme kartını kullanarak SystemVerilog ile sıfırdan bir VGA sürücüsü tasarladı. Çalışmada, 1987 yılında IBM PS/2 ile tanıtılan ve CRT ekranların elektron ışını tarama mantığına dayanan Video Graphics Array protokolü donanım düzeyinde modellendi. Kart üzerindeki 50 MHz saat frekansı, mantıksal bir bölücü modül aracılığıyla yaklaşık 25 MHz VGA piksel frekansına düşürüldü.
Tasarımda yatay ve dikey senkronizasyonu yönetmek için özel sayaç modülleri oluşturuldu. Standart 640x480 piksel çözünürlük için ekran dışı tarama alanları da hesaba katılarak yatayda 800, dikeyde ise 525 adımlık zamanlama sınırları belirlendi. Kart üzerindeki fiziksel anahtar sayısının sınırlı olması nedeniyle çoklayıcı mimarisi kurularak mevcut girişler 12 bitlik VGA renk uzayına eşlendi.
Projenin ikinci aşamasında ROM belleğe Asteriks karakterine ait görsel verileri yüklendi. Görselin ekranda doğru şekilde konumlandırılması için bellek başlatma dosyası üreten yardımcı yazılım Go diliyle yeniden yazıldı. Öğrenci ayrıca fazladan başarı puanı almak için alfa kanalı verilerini kullanarak donanım üzerinde alfa harmanlama ve saydamlık desteği sağladı.
Bu özet yapay zekâ ile hazırlanmıştır; ayrıntılar ve doğrulama için orijinal kaynağa başvurun.